Примерни проекти описани на VHDL и симулирани в средата WARP 6.2
Пример 1. Мултиплексор с 4 входа
Пример 2. Компаратор описан на VHDL по 4 различни начина
Пример 3. Полусуматор описан на VHDL с поведенчески и структурен модели
Пример 4. Еднобитов пълен суматор описан на VHDL чрез поведенчески и структурен модели
Пример 5. Четирибитов суматор описан на VHDL със структурен модел
Пример 7. n-битов суматор описан на VHDL с използване на командата generic
Пример 8. Еднобитов субстрактор
Пример 9. D-тригер активиран по нарастващ фронт на тактовия генератор
Пример 10. D-тригер с асинхронни сигнали Set и Reset с приоритет на сигнала Set
Пример 11. Контролер на памет с ограничен набор от инструкции
Пример 12. Еднобитов генератор на случайни числа